［동양일보 정래수 기자］지난 22일 서울 코엑스에서 열린 ‘22회 대한민국 반도체설계대전' 시상식에서 단연 이목을 끈 주인공은 대통령상을 받은 한국과학기술원(KAIST) 집적회로시스템연구실(ICSL팀) 박사과정 박선의(27), 조윤서(26), 방주은(26) 연구원이었다.

학계최초로 100fs(1000조 분의 1초) 이하의 초저잡음 6세대이동통신(6G) 모듈을 선보였기 때문이다. 자세히 들여다보면 더욱 놀랄 일이다. 이 기술은 초고속 통신을 위한 넓은 대역폭을 확보해 6G 통신 상용화를 앞당길 수 있을 것으로 기대된다는 점에서다.

"6G 통신이라는 좋은 주제로 성공적으로 연구를 끝마칠 수 있게 이끌어주신 최재혁(KAIST 전기 및 전자공학과) 교수님께 감사를 드립니다. 상은 저희 팀이 탔지만 사실 졸업하신 선배들과 저희 연구실 친구들이 합심해 이뤄낸 결과입니다." 수상 소감을 묻는 말에 ICSL팀은 모든 공을 지도교수와 동료연구진들에게 돌렸다.

ICSL팀은 6G 통신에 사용될 상보성금속산화막반도체(CMOS) 공정 기반의 칩을 개발했는데, 이 칩은 6G 통신을 방해하는 잡음을 획기적으로 낮추는 ‘초저잡음 신호’를 생성할 수 있다.

6G 통신은 최대 20Gbps(초당 기가비트)의 전송 속도를 갖는 5G 통신 대비 최대 50배 빠른 1 Tbps(초당 테라비트)를 목표로 연구가 진행되고 있다. 일반적으로 통신 주파수 대역이 올라갈수록 데이터 전송 속도를 높일 수 있기 때문에, 6G 통신은 100GHz(기가헤르츠) 이상 주파수 대역 사용이 필수적이다.

하지만 이런 높은 주파수 대역에서는 상대적으로 낮은 주파수 대역에 비해 많은 잡음이 생긴다. 실리콘-게르마늄(SiGe)이나 인화인듐(InP)을 사용한 반도체 칩을 사용하면 잡음을 줄일 수는 있으나 공정 비용이 많이 들뿐더러, 현재 대부분 전자기기에는 CMOS 공정 기반 칩이 장착돼 있어 CMOS 공정 기반 칩의 잡음을 줄일 설계법을 찾는 것이 관건이었다.

과정이 쉽지는 않았다.

ICSL팀은 새로운 회로 설계 기법을 통해 CMOS 공정으로 만들어도 100GHz 이상 대역에서 고차 변·복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다.

ICSL팀은 "이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있다는 것을 보여줌으로써, 장차 상용화될 6G 통신 칩의 가격경쟁력과 집적도를 높이는 데 기여할 것"이라고 했다.

그러면서 "이전까지 100GHz 이상 주파수 대역에서 CMOS 공정 기반의 칩에 많은 잡음이 발생하는 건 불가피한 부분이었다. 새로운 신호 처리 방법을 적용해 문제된 잡음들을 제거해낼 수 있게 됐다"고 말했다.

'남들이 불가능하다고 했던 일을 가능하게 만든 게 우리 연구였다'는 ICSL팀은 6G 통신을 주제로 계속 신호 생성기 개발 연구를 이어 나갈 계획이다.

박선의 연구원은 "이번에 설계했던 초고주파 phase-locked loop (PLL)뿐만 아니라, 초고속 analog-to-digital converter (ADC) 등의 고속회로설계 연구를 계속 진행하고 싶다"고 말했다. 조윤서 연구원은 "이번 수상을 계기로 국내 반도체 설계 기술의 발전에 도움이 돼야겠다는 책임감이 생겼다. 반도체 산업 발전에 밀알이 되겠다"고 했다.

방주은 연구원은 "역량을 계속 키워 국내 반도체 관련 산업분야에서 완성도 높은 결과물을 내는 게 목표"라고 밝혔다.

6G 통신이란 주제 선정 단계부터 설계 마무리 단계까지 세심히 지도해 준 최 교수에게 열심히 노력해 좋은 성과로 보답하겠다는 이들은 국내 과학계에 바람도 잊지 않았다.

ICSL팀은 "현재 보이지 않는 곳에서 자신의 미래를 걸고 연구중인 수많은 이공계 학생들에 대한 관심과 지원이 필요하다. 이 학생들이 실패를 두려워하지 않도록 자유롭게 생각하고 모색하고 연구할 수 있는 환경을 만들어줘야 한다"고 담담히 말했다. 정래수 기자 raesu1971@dynews.co.kr